

4.17 Circuiti analogici comandati da sistemi digitali


Il problema del comando di circuiti analogici da parte di sistemi digitali si pone frequentemente, sia quando i due coesistono nello stesso apparato, sia quando i primi debbano essere collegati con l'esterno come nel caso di connessione ad un personal computer.

Nei successivi sotto paragrafi prenderemo in esame tre fra gli innumerevoli casi che si possono presentare.

4.17.1 Amplificatore a guadagno controllato da comandi digitali.

Il circuito di un amplificatore il cui guadagno è controllato da comandi digitali è descritto di seguito, in questo insieme viene impiegato, per la prima volta nell'ambito del presente lavoro, un integrato che è in grado di ricevere, contemporaneamente, sia segnali analogici che digitali; il componente in oggetto è il tipo CD4016 del quale, una sezione su quattro, è mostrata in figura 4.39.

figura 4.39




L'integrato in oggetto si comporta, ai fini del segnale analogico applicato, come un interruttore che si chiude o si apre a seguito di un adatto comando digitale.

Il segnale analogico applicato al terminale (i) viene trasferito all'uscita (u) quando il comando digitale applicato al terminale (d) assume uno stato logico alto (ad esempio +5V); se il comando digitale assume un comando logico basso (0V) l'integrato non consente il passaggio del segnale. In fase di trasferimento del segnale l'integrato offre una resistenza molto bassa, dell'ordine di 500 ohm, in fase di non trasferimento il segnale viene bloccato da una resistenza dell'ordine di alcuni mega ohm. Il nuovo integrato funziona con unica tensione d'alimentazione compresa tra 3 e 18 Vcc. Il CD4016, se impiegato in assenza di altri circuiti ausiliari, così come in figura 4.39, può essere utilizzato soltanto per il transito di segnali analogici positivi e non è perciò adatto al passaggio di segnali alternati che oscillano tra valori positivi e negativi.

Se invece il CD4016 viene collegato opportunamente ad un microamplificatore, così come è mostrato in figura 4.40, esso è utilizzabile per qualsiasi tipo di segnale analogico.

figura 4.40



Il circuito mostra il CD4016 inserito nel punto di controeazione del microamplificatore; come è noto tale punto è ad impedenza molto bassa, così che le tensioni in esso circolanti sono molto piccole, e quindi irrilevanti dal punto di vista della polarità, per il nuovo integrato.


Nello schema è tracciato il segnale analogico d'ingresso, che si estende da $+V_p$ a $-V_p$, e il comando digitale, che si estende da 0V a + 5V, dalla cui durata dipende la durata del passaggio del segnale attraverso l'interruttore elettronico. Il CD4016 è alimentato con una tensione $V_a = + 5V$.

Per avere un miglior funzionamento del circuito è necessario che R_2 sia almeno 10 volte la resistenza di conduzione dell'interruttore, in tal caso il guadagno dell'amplificatore è dato dal rapporto

$$G = R_1 / R_2$$

Dallo schema di base, che mostra l'inserimento del nuovo integrato, deriva lo schema finale del circuito che costituisce l'amplificatore a guadagno controllato da comandi digitali;(figura 4.41).

figura 4.41



Il circuito è formato da un microamplificatore μA la cui rete di controeazione è realizzata con quattro interruttori elettronici (integrati in un unico contenitore), da cinque resistenze R_2 ; $R_{2.0}$; $R_{2.1}$; $R_{2.2}$; $R_{2.3}$ e dal condensatore d'isolamento C_1 .

Il segnale da amplificare è applicato contemporaneamente alle quattro resistenze e da queste, attraverso gli interruttori che verranno chiusi dal comando digitale , all'ingresso invertente di μA .

Il guadagno sarà subordinato dal numero delle resistenze che gli interruttori elettronici collegheranno in parallelo tra loro.

Il comando digitale è formato da quattro linee A_0 ; A_1 ; A_2 ; A_3 che potranno essere ciascuna o a livello 0 o a livello + 5V in dipendenza del guadagno da attribuire al circuito.

Se supponiamo inizialmente che le cinque resistenze d'ingresso siano uguali tra loro:

$R_2 = R_{2.0} = R_{2.1} = R_{2.2} = R_{2.3} = R$ il guadagno dell'amplificatore, definibile in base allo stato logico delle linee, è illustrato dalla tabella seguente:

Linea	A0	A1	A2	A3	Guadagno dell'amplificatore	Incremento di guadagno
stato	0V	0V	0V	0V	$G = R1 / R$	no incremento
stato	+5V	0V	0V	0V	$G = 2 * R1 / R$	+ 6 dB (2 volte)
\stato	+5V	+5V	0V	0V	$G = 3 * R1 / R$	+3.5 dB (1.5 volte)
stato	+5V	+5V	+5V	0V	$G = 4 * R1 / R$	+2.5 dB (1.3 volte)
stato	+5V	+5V	+5V	+5V	$G = 5 * R1 / R$	+1.9 dB (1.2 volte)

Il comando digitale potrà pervenire al circuito d'amplificazione o da dispositivi facenti parte della stessa struttura elettronica, o da altre strutture esterne tra le quali anche personal computer (si veda appendice A5).

Visto e commentato lo schema dell'amplificatore, vediamo di sviluppare un esercizio numerico in grado di rendere tangibile quanto detto:

Dati dell'esercizio:

Sia da dimensionare un amplificatore a guadagno variabile a passi uguali di 6 dB , su comando di 4 linee digitali, partendo da un guadagno iniziale fisso di 20 dB (10 volte) per raggiungere un guadagno massimo di 44 dB (158 volte) alla frequenza di 350 Hz.

Il circuito dovrà presentare una resistenza d'ingresso non inferiore a 100000 ohm ed accettare un segnale massimo d'ampiezza $V_i = 0.5 V_{eff}$.

Impostazione della tabella dei guadagni:

In base ai dati richiesti s'impone la tabella dei guadagni iniziando con la prima riga, in corrispondenza allo stato 0V di tutte le quattro linee, con il valore inferiore richiesto pari a +20 dB (10 volte):

Linea	A0	A1	A2	A3	Guadagno dell'amplificatore	Incremento di guadagno
stato	0V	0V	0V	0V	G = 20 dB (10 volte)	no incremento
stato	+5V	0V	0V	0V	G = 2 6 dB (20 volte)	+ 6 dB (2 volte)
stato	+5V	+5V	0V	0V	G = 3 2 dB (40 volte)	+ 6 dB (2 volte)
stato	+5V	+5V	+5V	0V	G = 38 dB (79 volte)	+ 6 dB (2 volte)
stato	+5V	+5V	+5V	+5V	G = 44 dB (158 volte)	+ 6 dB (2 volte)

Calcolo delle resistenze di controreazione:

Le formule generali per il calcolo delle resistenze R2; R2.0; R2.1; R2.2; R2.3, con coefficiente d'incremento k e guadagno di base G sono:

$$R2 = R1 / G$$

$$R2.0 = R1 / G * (k-1)$$

$$R2.1 = R1 / G * k * (k-1)$$

$$R2.2 = R1 / G * k^2 * (k-1)$$

$$R2.3 = R1 / G * k^3 * (k-1)$$

Le formule di il calcolo delle resistenze per gli incrementi di guadagno richiesti, di 6 dB per passo, ovvero $k = 2$, e guadagno base $G = 10$ (20 dB) sono:

$$R2 = R1/10$$

$$\begin{aligned} \mathbf{R2.0} &= \mathbf{R1/10} \\ \mathbf{R2.1} &= \mathbf{R1/20} \\ \mathbf{R2.2} &= \mathbf{R1/40} \\ \mathbf{R2.3} &= \mathbf{R1/80} \end{aligned}$$

Il calcolo deve essere svolto avendo cura d'iniziare impostando il valore di R2.3 affinché questa resistenza, che è la più piccola del gruppo, sia circa almeno 10 volte la resistenza di conduzione dell'interruttore elettronico, circa 4700 ohm; avremo perciò:

$$\begin{aligned} R2.3 &= 4700 \text{ ohm} \\ R1 &= 80 * R2.3 = 80 * 4700 \text{ ohm} = 376000 \text{ ohm} \\ R2 &= R1 / 10 = 376000 \text{ ohm} / 10 = 37600 \text{ ohm} \\ R2.0 &= R1 / 10 = 376000 \text{ ohm} / 10 = 37600 \text{ ohm} \\ R2.1 &= R1 / 20 = 376000 \text{ ohm} / 20 = 18800 \text{ ohm} \\ R2.2 &= R1 / 40 = 376000 \text{ ohm} / 40 = 9400 \text{ ohm} \end{aligned}$$

Il valore di C1 deve essere dimensionato affinché la sua reattanza sia almeno 1/100 del valore di tutto il gruppo delle resistenze collegate in parallelo quando il guadagno dell'amplificatore è impostato per il valore più elevato.

Il parallelo delle cinque resistenze è:

$$\mathbf{Rp} = \mathbf{1 / [(1/R2) + (1/ R2.0) + (1/ R2.1) + (1/ R2.2) + (1/ R2.3)]}$$

svolgendo il calcolo si ha $R_p = 2350 \text{ ohm}$ e quindi

$$C1 = 1 / (6.28 * 350 \text{ Hz} * 23.5 \text{ ohm}) = 19.36 \text{ } \mu\text{F} \text{ (arrotondabile a } 22 \text{ } \mu\text{F)}$$

Valutazione della resistenza d'ingresso del circuito:

La resistenza d'ingresso del circuito è variabile in dipendenza del valore di guadagno che le linee digitali impostano; questo valore andrà da 36700 ohm al massimo, con solo R2 inserita, per scendere fino a $R_p = 2350 \text{ ohm}$ con tutte le resistenze inserite.

Questo comportamento impone, per un corretto funzionamento del circuito, che la resistenza del generatore, che eroga la tensione da amplificare, debba avere un valore di almeno 1/100 di R_p (circa 20 ohm) . Il problema si risolve anteponendo al circuito di figura 4.41 un microamplificatore a guadagno unitario che con la sua bassa resistenza d'uscita realizza la condizione richiesta.

L'integrato aggiunto dovrà avere le seguenti caratteristiche:

Una resistenza d'ingresso che soddisfi i dati di progetto, cioè $R_i = 100000 \text{ ohm}$.

Una dinamica d'uscita in grado di fornire il segnale massimo applicato al suo ingresso, pari ad 0.5V eff, sul carico massimo di $R_p = 2350 \text{ ohm}$

Scelta dei microcircuiti:

Il circuito integrato principale, dovendo avere un guadagno controllato massimo di circa 44 dB deve avere un guadagno libero di almeno 80 dB a 350 Hz: un integrato con queste caratteristiche è individuabile nel tipo LM 308 (necessita del condensatore di compensazione da 3 pF).

Il circuito integrato d'ingresso può essere dello stesso tipo ma con un condensatore di compensazione di 100 pF .

Osservazione di cura per il CD4016:

Questo circuito integrato essendo costruito con la tecnologia CMOS, presenta perciò elevate resistenze ai terminali ed è suscettibile alle cariche elettrostatiche; si richiede cura nella manipolazione evitando, per quanto possibile, lo strofinio dei terminali, pena la distruzione del

dispositivo stesso. Le resistenze di protezione dei punti di comando del CD4016, che nello schema di figura 4.41 sono collegate a massa, possono avere un valore di 100000 ohm. L'integrato deve essere alimentato collegando il piedino 7 alla massa ed il piedino 14 a +5V.


Note sulle linee digitali:

Le linee digitali di governo del guadagno, che sono state indicate con i simboli A0; A1; A2; A3, devono intervenire, assumendo lo stato alto di +5V, nella sequenza A0; A1; A2; A3 quando il guadagno deve crescere di 6 dB per passo, e, devono lasciare il comando, assumendo lo stato di 0V, nella sequenza inversa alla precedente A3; A2; A1; A0 quando il guadagno deve decrescere di 6 dB per passo. Se in entrambi i casi le sequenze non vengono rispettate, non si avranno più incrementi o decrementi di 6 dB per passo ma altri valori fuori dalle caratteristiche del progetto.

4.17.2 Selettore di canale controllato da comandi digitali.

Un circuito di selezione tra canali portanti segnali analogici controllato da comandi digitali è mostrato nello schema di figura 4.42.

figura 4.42



La struttura del circuito è simile a quella di figura 4.41, con la differenza che la funzione dei quattro interruttori elettronici è qui studiata affinché alla chiusura di ciascuno corrisponda il passaggio di un solo segnale selezionato secondo la seguente tabella di commutazione:

Linea	A0	A1	A2	A3	Segnale abilitato al transito
stato	+5V	0V	0V	0V	S0
stato	0V	+5V	0V	0V	S1
stato	0V	0V	+5V	0V	S2
stato	0V	0V	0V	+5V	S3

Le resistenze R2.0; R2.1; R2.2; R2.3 devono avere un valore di almeno 10 volte la resistenza di conduzione dell'interruttore elettronico. Il guadagno del circuito, su ciascun canale abilitato, è dato dai rapporti $G_0 = R_1 / R_{2.0}$; $G_1 = R_1 / R_{2.1}$; $G_2 = R_1 / R_{2.2}$; $G_3 = R_1 / R_{2.3}$

Il condensatore C1 è utile qualora, richiesti guadagni in corrente alternata elevati, si voglia contenere il fuori zero d'uscita. Nel caso invece in cui i segnali d'ingresso siano in corrente continua il condensatore C1 non deve essere inserito e si deve collegare direttamente l'uscita comune degli interruttori all'ingresso invertente di μA .

Con le informazioni sopra acquisite vediamo di sviluppare un semplice esercizio numerico:

Dati dell'esercizio:

Sia da dimensionare un selettore di canale, su comando di 4 linee digitali, in grado di selezionare un segnale dei quattro con le seguenti caratteristiche:

S0 = 1 Veff a 1500 Hz, guadagno richiesto 0 dB

S1 = 0.5 Veff a 32000 Hz, guadagno richiesto +6dB

S2 = 3 Veff a 10000 Hz, guadagno richiesto -4 dB

S3 = 0.3 Veff a 700 Hz, guadagno richiesto 20 dB

Per tutti e quattro i canali è imposta una resistenza d'ingresso superiore a 10000 ohm.

Impostazione della tabella dei guadagni:

In base ai dati richiesti s'imposta la tabella dei guadagni iniziando con la prima riga, in corrispondenza allo stato +5V della prima linea:

Linea	A0	A1	A2	A3	Segnale abilitato al transito	Guadagno richiesto
stato	+5V	0V	0V	0V	S0	$G_0 = 0 \text{ dB}$ (1 volta)
stato	0V	+5V	0V	0V	S1	$G_1 = + 6 \text{ dB}$ (2 volte)
stato	0V	0V	+5V	0V	S2	$G_2 = -4 \text{ dB}$ (0.63 volte)
stato	0V	0V	0V	+5V	S3	$G_3 = + 20 \text{ dB}$ (10 volte)

Calcolo delle resistenze di controreazione e di C1:

Il calcolo delle resistenze di controreazione per i quattro canali deve iniziare da quella che, richiedendo un maggior guadagno di canale, dovrà avere un valore inferiore delle quattro.

Essendo S3 il segnale che richiede il maggior guadagno, sarà R2.3 che dovrà essere dimensionata per prima tenendo conto di:

Resistenza minima d'ingresso richiesta dal progetto $R_i > 10000 \text{ ohm}$.

Resistenza minima rispetto alla resistenza di conduzione dell'interruttore $R_{\text{min}} > 5000 \text{ ohm}$

Si ottemperano entrambe le esigenze ponendo $R_{2.3} = 15000 \text{ ohm}$ e quindi:

$$R_1 = G_3 * R_{2.3} = 10 * 15000 \text{ ohm} = 150000 \text{ ohm}$$

$$R_{2.2} = R_1 / G_2 = 150000 \text{ ohm} / 0.63 = 238095 \text{ ohm}$$

$$R_{2.1} = R_1 / G_1 = 150000 \text{ ohm} / 2 = 75000 \text{ ohm}$$

$$R_{2.0} = R_1 / G_0 = 150000 \text{ ohm} / 1 = 150000 \text{ ohm}$$

Poiché il valore di C1 dovrà essere adattato alla resistenza d'ingresso più bassa con la più bassa frequenza in transito; porremo: $X_{C1} = R_{2.3} / 100 = 15000 \text{ ohm} / 100 = 150 \text{ ohm}$ da cui

$$C1 = 1 / 6.28 * 700 \text{ Hz} * 150 \text{ ohm} = 1.51 \mu\text{F} \text{ (arrotondabile a } 1.5 \mu\text{F)}$$

Valutazione della resistenza d'ingresso del circuito:

La resistenza d'ingresso del circuito varia, da canale a canale, da un minimo di 15000 ohm ad un massimo di 238095 ohm rispettando i dati imposti dal progetto che la definiscono maggiore di 10000 ohm. Naturalmente affinché le condizioni dei vari guadagni siano rispettate è necessario che i generatori, collegati a ciascun canale, abbiano una resistenza interna di circa 1/20 delle rispettive resistenze d'ingresso.

Scelta del microcircuito:

Il circuito integrato, dovendo avere un guadagno controllato massimo di 20dB, deve avere un guadagno libero di almeno 50 dB a 700 Hz; un integrato con queste caratteristiche è individuabile nel tipo LM 741.

Osservazione di cura per il CD4016:

Poiché questo circuito integrato è costruito con la tecnologia CMOS, esso presenta elevate resistenze ai terminali ed è suscettibile alle cariche elettrostatiche; si richiede cura nella manipolazione evitando, per quanto possibile, lo strofinio dei terminali, pena la distruzione del dispositivo stesso. Le resistenze di protezione dei punti di comando del CD4016, che nello schema di figura 4.42 sono collegate a massa, possono avere un valore di 100000 ohm.

L'integrato deve essere alimentato collegando il piedino 7 alla massa ed il piedino 14 a +5V.

Note sulle linee digitali:

Le linee digitali di governo della selezione, che sono state indicate con i simboli A0; A1; A2; A3, possono intervenire, assumendo lo stato alto di +5V, in qualsiasi posizione della sequenza A0; A1; A2; A3 purché, naturalmente, non vengano mai abilitati contemporaneamente due canali.

Nel circuito ora studiato il numero dei canali è di quattro unità, la struttura di figura 4.42 ne può accettare molti di più disponendo di un maggior numero di linee di selezione.

4.17.3 Serializzatore controllato da comandi digitali.

Un circuito serializzatore ha il compito di prelevare, in continuità, campioni temporali di alcuni segnali per formarne una "stringa" nella quale i campioni stessi sono collocati l'uno dopo l'altro nel tempo; un esempio di una di queste stringhe è mostrato in figura 4.43.

Nella figura si vedono, ad iniziare dall'alto, quattro segnali analogici S0; S1; S2; S3 ciascuno dei quali, in un tempo prefissato, to, viene "campionato" (ne viene prelevata una piccola porzione contenuta, rispettivamente, in rettangolini con le sigle C0; C1; C2; C3); dopo l'operazione di campionamento i quattro campioni vengono affiancati nel tempo creando un unico segnale "stringa" che contiene le informazioni temporali, della durata to, dei quattro segnali originali.

Questo risultato si ottiene con un circuito identico a quello di figura 4.42 nel quale i quattro segnali sono applicati ai corrispondenti ingressi e la stringa è disponibile all'uscita di μA ; la "stringa" si sviluppa per la serie dei tempi di cambiamento degli stati logici delle linee di comando digitali, ciascuno della durata to, che si inseguono, ad alta velocità, secondo la sequenza:


Linea	A0	A1	A2	A3	Tempo di durata dello stato +5V
stato	+5V	0V	0V	0V	To
stato	0V	+5V	0V	0V	To
stato	0V	0V	+5V	0V	To

stato	0V	0V	0V	+5V	To
-------	----	----	----	-----	----

Se ad esempio la durata del tempo di ciascuno stato logico a +5V è di 1 mSec, la lunghezza della stringa è di

$$T = t_o * 4 = 1 \text{ mSec}, * 4 = 4 \text{ mSec}.$$

figura 4.43



Questa operazione, che deve essere eseguita in continuità, vede gli stati logici delle linee di comando presentare nel tempo una ripetizione delle sequenze, indicate in tabella, ad un ritmo della durata:

$$T_c = 4 * t_o \text{ ovvero ad una frequenza di ripetizione di}$$

$$F_c = 1 / T_c = (1 / 4 * t_o) \text{ Hz}$$

Se ad esempio la durata di un campione è di 0.3 mSec. la frequenza di ripetizione risulta di:

$$F_c = 1 / (0.3 \text{ mSec.} * 4) = 833 \text{ Hz}$$

questo valore di frequenza è indicato come “frequenza di campionatura”; ciò a indicare che i segnali S0; S1; S2; S3 vengono campionati alla frequenza $F_c = 833 \text{ Hz}$.

A titolo informativo è utile sapere che, nei processi di campionatura, il valore di F_c deve essere superiore al doppio della frequenza massima della banda che caratterizza i segnali analogici applicati all’ingresso del serializzatore.

Nell’esempio che abbiamo trattato, legato al circuito di figura 4.42, abbiamo ragionato su quattro interruttori e quattro linee logiche; circuiti simili possono essere realizzati, se necessario, con ben più numerosi canali di segnale e di controllo, se si devono campionare, contemporaneamente, un numero di segnali superiori a quattro. Una situazione completamente opposta si può verificare, in

vece, quando sia necessario campionare un solo segnale analogico: in questo caso sarà sufficiente infatti un solo interruttore elettronico ed una sola linea digitale di controllo per realizzare il nuovo circuito.

Essendo il circuito del serializzatore del tutto identico a quello del selettore di canale, non eseguiremo alcun esercizio sull'elettronica del primo, ma ci limiteremo a prendere confidenza con i numeri che interessano i criteri della campionatura:

Dati del problema:

Si vogliono campionare, mediante il serializzatore, tre segnali analogici definiti rispettivamente nelle bande:

S1 in banda 100 – 160 Hz

S2 in banda 1000 – 1400 Hz

S3 in banda 500 – 1000 Hz

Si stabilisca il valore del tempo t_o da assegnare allo stato alto, +5V, di ciascuna delle tre linee digitali di comando.

Esame del segnale con la frequenza superiore della banda più elevata:

Dovendo campionare i tre segnali con lo stesso circuito di serializzazione questo deve essere commisurato alla frequenza più elevata F_s da trattare; da i dati del problema tale frequenza risulta far parte della banda del segnale S2, banda che si estende da 1000 a 1400 Hz, quindi $F_s = 1400$ Hz.

Calcolo della frequenza di campionatura:

Per quanto si è accennato in precedenza, la frequenza di campionatura F_c deve essere superiore al doppio della frequenza massima F_s da trattare per cui:

$$F_c > 2 * F_s$$

essendo

$$2 * F_s = 2 * 1400 \text{ Hz} = 2800 \text{ Hz}$$

si può porre

$$F_c = 3000 \text{ Hz}$$

Calcolo del tempo t_o :

Avendo posto $F_c = 3000$ Hz il tempo di campionatura, intervallo tra un campione di S ed il successivo sarà:

$$T_c = 1 / F_c = 1 / 3000 \text{ Hz} = 333 \mu\text{Sec}.$$

Essendo necessario campionare tre canali, il tempo da dedicare all'apertura di ciascun canale è dato dal tempo di ripetizione T_c diviso per il numero dei canali, quindi:

$$t_o = T_c / 3 = 333 \mu\text{Sec} / 3 = 110 \mu\text{Sec}$$